日月光推出 3D 垂直整合 PowerSiP 解决方案，可减半寄生布线损耗
日月光推出基于PowerSiP平台的3D垂直整合封装方案，针对AI SoC功耗突破1000W的供电瓶颈，可将寄生布线损耗降低超50%。
核心要点速览
- 事件要点：日月光推出基于PowerSiP平台的3D垂直整合封装方案，针对AI SoC功耗突破1000W的供电瓶颈，可将寄生布线损耗降低超50%。
- 技术突破：围绕 PowerSiP, PowerSiP平台的3D垂直整合封装方案, AI 等关键领域展开，推动了当前 AI 技术与工程落地的进一步深化。
- 产业观察：信息源自 IT之家，为 AI 开发者、研究人员及产业决策者提供了高价值的技术演进信号与参考。
日月光半导体（ASE）发布了一项面向高性能AI SoC的3D系统级封装（PowerSiP）解决方案，核心思路是将电压调节模块（VRM）从传统的横向布局改为垂直整合，大幅缩短电流传输路径。
该方案直接回应了AI算力芯片的功耗挑战。当前先进AI SoC功耗已突破1000W，需要在1V以下电压下传输超过1000A的峰值电流。传统横向架构中，电力从PCB经封装基板、互连结构到达处理器时会产生严重的寄生布线损耗，成为制约AI芯片性能释放的关键瓶颈。
PowerSiP方案通过夹在无芯基板之间的双面连接电容、具备外露端子的电容阵列模块等组件，将供电链路从水平走向改为垂直堆叠，从而将寄生布线损耗削减一半以上，有效降低供电过程中的能量浪费和热损耗。
这一进展对AI基础设施产业链具有实际意义。随着AI加速器向更高功耗演进，先进封装已成为与芯片设计同等重要的竞争维度。日月光作为全球最大OSAT厂商，其封装方案能否被主流AI芯片厂商采纳，将影响下一代AI加速器的能效表现和量产节奏。
本站展示内容为基于公开信息的资讯解读与整理，不代表原文转载。如需核实细节或获取完整报道，请通过下方链接访问原始来源。
深度背景与行业观察
随着人工智能技术的快速演化，围绕 PowerSiP、PowerSiP平台的3D垂直整合封装方案、AI、SoC功耗突破1000W的供电瓶颈 的技术探索正从单纯的算法突破转向系统化、场景化的实际落地。
在开源生态与商业化闭源模型的双重驱动下，算力调度、数据飞轮与智能体（Agent）工作流的结合愈发紧密。本条动态不仅反映了当前领域内的研发热点，也为下一阶段的工具化、工程化实践提供了重要风向标。